다는 것이다.
7.4 인터럽트를 이용한 I/O
●프로그램에 의한 입출력의 단점을 개선하기 위한 방식이다. 즉 CPU가 계속해서 입출력 상태를 검사하고 있는 것이 아니라 입출력 장치가 데이터를 전송할 준비가 되면 CPU에 인터럽트를 발생시킨다. 따라서 CPU가 다른 프로그램을 수행하고 있는 동안에, 인터페이스가 외부소자를 모니터한다.
●CPU가 인터럽트 신호를 받으면 프로그램 카운터에 있는 복귀주소를 메모리 스택에 저장한 다음, 입출력 전송을 위한 서비스 루틴으로 제어를 이동한다.
●인터럽트 구동 순서의 개략
1. CPU가 IO 제어기에게 명령을 보내고
CPU는 다른 작업을 수행한다.
2. 제어기는 IO장치를 제어하여 IO 명령을 수행
3. IO 명령수행이 완료되면 제어기는 CPU로 인터럽트 신호를 보낸다.
4. CPU는 인터럽트 신호를 받는 즉시 원래의 프로그램으로 돌아와서 수행을 계속한다.
7.4.1 다중 인터럽스 선들을 사용하는 방식
●IO제어기 2가 INTR 2 신호를 세트한다.
●CPU는 INTA2 신호를 세트함으로써 그 제어기에게 인터럽트 요구를 인식하였음을 알리고 인터럽트를 위한 서비스를 시작한다
●IO 제어기 2는 INTR 2 신호를 해제한다
●CPU도 INTA 2 신호를 해제한다.
●장점 : 각 IO장치가 각 선을 가지고 있기 때문에 인터럽트 요구한 장치를 쉽게 찾을수 있다.
●단점 : 하드웨어가 복잡. IO 장치수의 제한.
●인터럽트 플래그 세트로서 응답하지 않도록 설정할수 있다.
7.4.2 데이지 체인 방식.
● 인터럽트를 발생하는 모든 장치들을 직렬로 연결하여 우선순위를 결정하는 방식이다.
●인터럽트 요구 라인은 공통으로 연결하고, ACK 라인은 우선 순위가 높은 소자부터 직렬로 연결한다.
●하드웨어가 간단한 장점이 있으나 많은 수의 IO가 접속된 경우 우선순위가 낮은 장치가 매우 오래 기다려야 함.
7.4.3 소프트웨어 풀링 방식
●이 방식은 테스트 IO 선이 각각의 버스마스터에게 연결되어 있다. INTR 신호가 들어오게 되면
버스 중재기는 TEST IO를 통해 인터럽트 플래그를 확인하여 우선순위를 결정하는 방법이다.
●우선순위는 프로그램을 이용하여 간단히 바꿀수 있다.
●장단점 : 하드웨어가 간단한 반면 시간이 많이 걸린다.
7.5 DMA를 이용한 IO
● DMA(Direct Memory Access)는 CPU를 거치지 않고 주변장치와 메모리 사이에 직접 데이터를 전달하도록 제어하는 인터페이스 방식으로서, 고속 주변장치 (M/T, DISK 등)와 컴퓨터간의 데이터 전송에 많이 사용한다.
●DMA를 사용하기 위해서는 DMA컨트롤러가 추가 되어야 한다.
●IO장치로부터 주기억 장치로 데이터를 읽어들이고저 할때 DMA로 보내는 정보
-IO 장치의 주소
-연산 지정자
-데이터가 읽혀지거나 TM여질 주기억장치 영역의 시작주소
-전송될데이터 단어들의 수
● CPU는 상기 정보가 포함된 명령을 DMA제어기로 보낸 후에 다른 일을 계속한다. 즉 CPU는 I/O동작을 DMA제어기에 맡기고, DMA제어기가 데이터 전송동작을 완료할 때까지 전혀 개입하지 않는다.
● DMA 방식에서 CPU는 메모리의 시작주소와 전송할 워드의 크기 등의 값을 초기화하는 데만 관여한다. 즉 DMA 전송이 수행되는 동안 CPU는 메모리 버스를 제어하지 못한다.
● 사이클 훔침 : DMA제어기가 DMA동작을 수행하기 위해서는 주기억장치를 액세스하게 된다. 즉 CPU와 DMA제어기가 시스템 버스를 공유하는 것이다. 그런데 DMA제어기는 CPU가 주기억장치를 엑세스하지 않는 시간 동안에 시스템 버스를 사용한다. 이것을 말함.
●DMA제어기가 CPU에게 버스 사용을 요구하는 신호를 버스 요구(Bus Request) 신호라고 하며, CPU가 DMA 제어기에게 버스 사용을 허가하는 신호를 버스 승인(Bus Grant)신호라고 하다. 그리고 DMA 동작이 완료되면 DMA제어기는 CPU로 인터럽트 요구신호를 보내어 그 사실을 알리며, CPU는 그에 따라 원래 프로그램을 계속 수행하게 된다.
●DMA 가 일어나는 과정의 예 요약.
주기억장치와 주변장치 사이의 DMA 전송과정은 다음과 같은 절차를 거친다.
1. CPU는 DMA제어기로 명령을 보낸다.
2. 주변장치가 DMA제어기를 통해 CPU에게 버스를 요구한다(BR신호).
3. CPU가 DMA제어기에게 버스의 사용권한을 넘겨준다(BG신호).
4. DMA 제어기가 주기억장치와 주변장치간의 읽기(RD) 혹은 쓰기(WR)를 수행한다.
5. 데이터의 전송이 완료될 때까지 2번 - 4번 과정을 반복한다.
6. 데이터의 전송이 완료되면 CPU로 인터럽트 요구(INTR)신호를 보낸다
DMA 제어기의 구성
●DMA 제어기 속에는 세 개의 각종 레지스터가 있다: 주소레지스터는 주기억장치에 데이터를 전송하기 위한 메모리의 주소를 가지고 있는데, 한 워드를 전송할 때마다 그 값이 1씩 증가한다. 워드카운터레지스터는 전송할 데이터의 크기를 나타내는 레지스터로서, 한 워드가 전송될 때마다 1씩 감소된다. 그리고 그 값이 0이면 데이터의 전송이 완료되었음을 나타낸다
.
●제어레지스터는 읽기 및 쓰기 등의 전송모드를 지정하는데 사용되며, 이들 DMA 제어기의 모든 레지스터는 데이터버스를 통해 CPU와 데이터를 주고받는다. 그리고 각종 제어신호들을 주고받기 위한 제어회로가 포함되어 있다.
●DMA제어기를 이용한 I/O 데이터 전송의 문제점
1. IO장치들은 종류와 속도가 다양하고 제어방법도 복잡하기 때문에, DMA 제어기로 지원하는데는 한계가 있다.
2.디스크 쓰기 혹은 읽기 동작의 경우에는 데이터 블록의 크기가 512 바이트 이상이기 때문에 그 데이터들을 버퍼링(임시저장)하기 위한 내부기억장치가 필요하다.
●이러한 문제점을 해결하기 위해 IOP가 등장.
●IOP가 보유한 하드웨어
IO 명령들을 실행할 수 있는 프로세서
데이터 블록들을 임시저장할 수 있는 용량의 지역 기억장치
시스템 버스에 대한 인터페이스 및 버스 마스터 회로
IO 버스 중재 회로.
●IOP가 IO와 관련된 거의 모든 동작들을 수행 함으로써 CPU는 IO 동작에 대한 부담을 거의 가지지 않게 됨.