메뉴펼치기
-
1
-
2
해당 자료는 0페이지 까지만 미리보기를 제공합니다.
0페이지 이후부터 다운로드 후 확인할 수 있습니다.
0페이지 이후부터 다운로드 후 확인할 수 있습니다.
본문내용
K는 SR 플리플롭의 S와 R에 해당
J = K = 1일 때 Q'(t)를 출력
4) D 플리플롭
한 개의 입력을 가짐
D = 0이면 출력은 0, D = 1이면 출력은 1로 변화
단일 비트 저장용으로 유용함
5) T플리플롭
JK 플리플롭의 JK를 하나로 묶어서 T로 표시
T=0 이면 변화가 없고, T = 1 이면 현재 상태의 보수를 출력
J = K = 1일 때 Q'(t)를 출력
4) D 플리플롭
한 개의 입력을 가짐
D = 0이면 출력은 0, D = 1이면 출력은 1로 변화
단일 비트 저장용으로 유용함
5) T플리플롭
JK 플리플롭의 JK를 하나로 묶어서 T로 표시
T=0 이면 변화가 없고, T = 1 이면 현재 상태의 보수를 출력
추천자료
디지털논리회로실험1-9- [A+ 결과] 논리회로 실험 .래치와 플립플롭(Latcj & Flip- flop)실험 사진 및 파형 모두첨부
- [A+ 결과] 논리회로 실험 .ram (random access memory)실험 사진 및 파형 모두첨부
- [A+ 결과] 논리회로 실험 멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)실험...
- [A+ 결과] 논리회로 가산기와 감산기실험 사진 및 파형 모두첨부
- [A+] 논리회로 실험 . D/A & A/D 컴버터 (CONVERTER) DAC & ADC 실험 사진 및 파...
- [A+ 결과] 논리회로 실험 가산기 , 반가산기, 감산기, 디코더 , 카운터[사진 및 파형 모두첨부]
- 숭실대 2-1학기 논리회로실험 예비리포트 모음
- TTL 게이트와 PLD를 이용한 논리회로실험 [2장 결과]
- [논리회로실험] 실험11. MUX & DEMUX 예비보고서
- 논리회로 CSA (Carry Select Adder) Design and Simulation
2012년 동계계절시험 디지털논리회로 시험범위 핵심체크- [논리회로설계실험]1bit 비교기 와 4bit 비교기
- [논리회로설계실험]Decoder와 Encoder설계
- 가격1,000원
- 페이지수2페이지
- 등록일2012.03.13
- 저작시기2009.09
- 파일형식한글(hwp)
- 자료번호#793959
본 자료는 최근 2주간 다운받은 회원이 없습니다.
소개글