|
.
하지만 PSPICE에서 R2의 저항값을 R1의 저항값의 2배로 설정하고 simulation을 돌리니 원하는 출력전압값이 나오지 않았다. R1과 R2의 비를 더 크게 설정(4.5배)하니까 회로가 정상적으로 동작 하였다.
따라서 회로에서는 R1 : 10㏀ R2 : 45㏀을 사용하
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
lave의 출력에서 Master의 입력이 피드백 구성은 JK Flip-flop의 특성 전환을 제공한다.
JK latch에서 J와 K의 입력이 둘 다 1이 되면 출력이 끝없이 진동한다. JK Master/Slave 플립플롭을 만들어 위의 문제를 해결할 수 있다. JK Master/Slave 플립플롭은 두 단
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
어서 2N3019를 사용하였다.
Vc = 0.5V (Run to time = 0.5m)
Vc = 15V (Run to time = 0.08m)
주기 : 180us 주파수 : 5.5kHz
주기 : 50us 주파수 : 20kHz
Vc 값이 증가함에 따라 주기는 감소하고 주파수 값이 증가함을 알 수 있다.
(5) Vco의 중심 주파수가 2 ㎑가 되도록 회로
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
dd/2 일때 VCO의 이득 (주파수 변화 / Vc의 변화)은 얼마인가?
위상 고정 루프에서 Vco 부분 회로도
simulation 출력파형 (Vdd = 2.5V, run to time = 78us)
Vco의 이득은 (주파수 변화 / Vc의 변화)이다.
Vdd가 5V 일때의 주기는 대략 46us이고, 주파수는 21739.13Hz이다
|
- 페이지 5페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
0
0
13
0
1
1
1
1
1
1
0
0
0
0
14
1
1
1
1
1
1
1
1
1
1
1
Blank
(2) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하여라.
00
01
11
10
00
0
0
0
1
01
0
1
1
0
11
1
1
1
0
10
1
1
0
0
00
01
11
10
00
0
0
0
0
01
0
1
1
0
11
0
1
1
1
10
0
1
0
1
00
01
11
10
00
0
1
0
0
|
- 페이지 4페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
는 시간이고, 회로에 전압을 빼 줄 때의 지연 시간은 소자에 전자가 충전되는 시간이다. 반도체에 전자가 유기되어 채널을 형성하고 문턱 전압에 도달하는데 걸리는 시간(0에서 Vth까지 걸리는 시간)과 전자가 방전되어 문턱 전압보다 낮아질
|
- 페이지 4페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
입력 신호, Q1 신호, Q2 신호의 파형을 함께 그리시오.
비동기식 4진 카운터 회로도
비동기식 4진 카운터 simulation 파형
빨간색 파형이 Q1, 파란색 파형이 Q2이다. 74LS73칩은 falling edge에서 값이 변하므로 Q1,Q2값은 00->01->10->11->00 .. 반복함을
|
- 페이지 4페이지
- 가격 800원
- 등록일 2013.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
정, 기록하고 그 결과를 3.3(b)의 SPICE결과와 함께 그래프로 그려서 제출하라.
주파수
입력전압
출력전압
DB
주파수
입력전압
출력전압
DB
10 ㎐
10 mV
20 mV
6
100 ㎑
8 mV
450 mV
35.0
100 ㎐
10 mV
50 mV
13.9
300 ㎑
7 mV
210 mV
29.5
1 ㎑
12 mV
200 mV
24.4
1 ㎒
5.5 mV
90 mV
2
|
- 페이지 6페이지
- 가격 1,300원
- 등록일 2013.07.10
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
한 VGS, ID으로 3.2를 참고하여 , , , 의 값을 구하여라
=
=
:
=
=
:
▣ 4.6 4.2에서 기록한 것을 그래프(excel 이용)로 나타내어라. 그래프가 이론부의 그림 11.3과 같은가? 같지 않으면 그 원인을 분석하여라. 그래프 상에서 Vth, Noise margin을 측정한다.
|
- 페이지 5페이지
- 가격 1,300원
- 등록일 2013.07.10
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
오늘은 챕터 12 카운터 설계입니다.
실험 목표는 다음과 같이 카운터를 설계하여, 입력 신호가 1 에서 0이 될때마다 카운터가 1씩 올라가는 회로를 설계하는 것입니다.
아시겠지만 이번 실험에 쓰는 JK 플립플록이 네거티브 타입이기 때문에 1
|
- 페이지 21페이지
- 가격 3,000원
- 등록일 2010.03.28
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|