|
98mA 3 | -10.00V -98.64mA
4 | -9.800V -8.396mA 4 | -10.00V -98.64mA
5 | -9.750V -8.395mA 5 | -10.00V -98.64mA
6 | -9.700V -8.393mA 6 | -10.00V -98.64mA
7 | -9.650V -8.392mA 7 | -10.00V -98.65mA
8 | -9.600V -8.390mA 8 | -10.00V -98.64mA
9 | -9.550V -8.388mA 9 | -10.00V -98.65mA
10 | -9.500V -8.387mA
|
|
|
트랜지스터의 구조
바이폴라 접합 트랜지스터
BJT(Bipolar Junction Transistor)
에피택셜 플래너(epitaxial planar) 구조
두 개의 pn 접합으로 나누어지는 도핑된 세 개의 반도체 영역으로 구성
이미터(emitter), 베이스(base), 컬렉터(collector)
트랜지스
|
|
|
바이폴라형
Bi FET형
Bi MOS형
*바이폴라는 2극성을 의미, 보통의 트랜지스터가 이에 속하고, FET와 구별을 요할 때는 BJT(Bipolar junction Transistor)라고도 한다.
* 바이폴라 연산 증폭기
2극성 트랜지스터(BJT)를 써서 만든 연산 증폭기 IC의 대표적인 것
|
|
|
1. 실험목적
- EWB를 사용하여, BJT 트랜지스터 스위치 회로를 시뮬레이션하여 지정된 전압간에 회로가 스위스 하는 것을 입증하자.
2. 이론
(1) BJT(Bipolar Junction Transistor) ?
- 전자와 정공이라는 양 극성의 전하 캐리어들이 모두 바이폴라 트랜지
|
|
|
transistors)를 이용하여 구현한다.
TTL은 transistor – transistor logic의 약자로 바이폴라 접합 트랜지스터(bipolar junction transistor)에 의해 구현한다.
ECL(emitter – coupled logic) 역시 바이폴라 기술을 이용한다. CMOS와 TTL은 회로 소자의 형태와 파라
|
|
메뉴펼치기
