74S74D

고급 검색 X

전문지식 1건

서 1로 가 는 순간 (Rising Edge) 에만 신호 D를 인정하고 출력이 바뀐다. 그 외의 입력신호 D 자체의 변화는 무시한다. 반면 래치는 클럭신호가 1 (Active High) 혹은 0 (Active Low) 상태의 모든 신호를 데이터 D로 인정한다. 즉, Active High의 래치라면 클럭

래치 플립플랍, 플립플롭 전자회로, [전자회로실험] 래치와 플립플롭 예비레포트,

페이지 6페이지
가격 1,300원
등록일 2008.11.25
파일종류 한글(hwp)
참고문헌 없음
최근 2주 판매 이력 없음

맨위로

아래를 기준으로 검색

아래를 기준으로 정렬

전문지식 1건