|
5'b00000;//리셋 led 모두 off
else if(sum_coin > 9'd39) tea_led <= 5'b11111; //돈이 390원 이상, led 모두 On
else if(sum_coin > 9'd34) tea_led <= 5'b11101; //돈이 340원 이상, 350,400원 차 On
else if(sum_coin > 9'd24) tea_led <= 5'b01001; //돈이 240원 이상, 250원 차 led ON
else
|
|
|
, 진리표구현, 상태도구현
3.베릴로그구현
- module code 구현(모듈코드)
- timing bench 구현(타이밍밴치)
- 각 코드별 주석 설명되어있습니다.
4.타이밍도
- CLK(클럭)값에 의해 값이 바뀌고 타이밍밴치에의해 값이 설정되어 변하는값 확인가능
|
|
|
15
보고서.hwp……………………………………………14p
|
|
|
|
--lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result
--VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16:
|
|
|
or posedge key[5]) begin
if(rst) h_time1 <= 8'd0010_0000;
else if(key[5]) h_time1 <= 8'b0011_0000;
else begin
case(qh1)
4'd0 : h_time1 <= 8'b0011_0000;
4'd1 : h_time1 <= 8'b0011_0001;
4'd2 : h_time1 <= 8'b0011_0010;
4'd3 : h_time1 <= 8'b0011_0011;
4'd4 : h_time1 <= 8'b0011_0100;
|
|
 |
설계 동기와 목적
전체 시스템 블록도 및 계층도
LCD display
LED/7 Segment display
하드웨어 설계 통합
단위 모듈 테스트
H/W 구현 및 외관 제작
결론 설계 동기
|
|
|
Verilog encoder
<표4-1. Verilog encoder>
module hamm_enc(in,out,reset);
input [7:0] in;
output [11:0] out;
input reset;
reg [11:0] out;
integer i, j;
always@(in or reset) begin
if(reset)
out = 0;
else begin
i=0; j=0;
while((i<11)||(j<7)) begin
while(i==0||i==1||i==3||i==7)
begin
out[i]=0
|
|
 |
. FA팀에서 현장교육을 받으면서 MPEG 표준을 이용한 동화상 처리 기술과 이미지 센서의 기본적인 특성과 설계 방법에 대해 배울 수 있었습니다. 또한 JPEG 알고리즘을 Verilog HDL로 구현함으로써 하드웨어적인 감각도 키울 수 있었습니다.
|
|
 |
심분야 [200자]
정보과학을 전공하며 임베디드 소프트웨어 전반에 걸친 지식을 쌓을 수 있었습니다. 무선통신센서네트워크를 통한 센서 및 모터 제어기술, Verilog HDL을 이용한 반도체 설계에 관심을 두고 공부하며 SW개발자로서의 역량을 기를
|
|
 |
로그래밍의 재미를 느꼈던 ‘디지털 회로설계 및 언어’에서 verilog 언어를 이용해 Quartus로 디지털회로를 설계하여 좋은 성적을 받았고, ‘기초회로실험’을 들으면서 Pspice로 아날로그회로도 설계해 보았습니다.
이러한 지식을 바탕으로 더
|
|
 |
Verilog로 제작하고, 특히 이에 필요한 FFT의 쓰루풋을 파이프라인 구조를 이용해 올리는 것이었습니다. 하지만 병렬구조를 사용하지 않는 제한사항이 있었습니다. 이는 파이프라인 구조가 부분적인 병렬임을 감안했을 때, 문제에 자체에 딜레
|
|
 |
Verilog HDL이라는 프로그램에만 집중하는 것을 알았습니다. 그래서 저는 한백전자에서 제공하는 H/W인 FPGA를 스스로 분석하고 S/W를 결합하기로 했습니다. 주제는 System Clock과 분주비를 이용하여 Swithcing Time을 조절하고, 그에 따른 전류가 흐르는
|
|
메뉴펼치기
