|
MOS 트랜지
스터에서는 소스와 드레인 영역을 연결하는 채널을 형성하는 전하를 유기시키기 위
해 의도적으로 게이트영역에 충분히 얇은 산화막을 기른다. 이러한 산화막을 게이트
산화막(Gate Oxide)라고 한다.
2) Oxidation theory.
실리콘은 공기와
|
|
|
MOS capacitor의 전체적인 제작 과정에서의 오류로 인한 것으로 생각할 수 있다.
이를 알아보기 위해 SiO2의 유전율은 각 두께별로 같아야 하지만 실험데이터 값간에 차이가 있다면 위의 내용을 뒷받침 해주는 것이 된다.
식을 변환하여 로 나타내
|
|
|
Purpose of the Experiment
Understanding the principle and characteristics of the MOS Capacitor
C-V, I-V analysis in accordance with the thickness of the Al2O3 insulator
Insulator thickness (6nm, 12nm, 18nm)
Experimental Background
MOS Capacitor
MOS Capacitor structure
MOS Capacitor pri
|
|
|
MOS capacitor의 Oxide층과 전류의 주파수를 변수로 하여 가해준 V에 따른 Capacitance, 누설전류값을 측정하고 분석하는 실험을 진행하였다. 우리조는 두께가 두꺼워질수록 Capacitance와 누설전류값이 모두 감소할 것이라고 예상했다. 예상대로 Capacitanc
|
|
|
Mos capacitor의 C-V 곡선
data를 통해서 각 두께에서의 유전 상수를 구할 수 있다.(의 유전 상수 3.9)
① 100A
= 3.66
② 200A
= 6.98
③ 300A
= 1.86
그래프와 각각의 유전상수를 구해본 결과 300A에서는 capacitor로서의 기능을 하지 않는다고 볼 수 있다. 그래프
|
|
 |
mos를 통과하는 전하량을 조절함으로써 VCDL의 전체 지연시간을 제어하게 된다.
제안한 DLL은 외부클럭과 내부클럭 사이에 초기 시간차를 고려하여 하나의 루프를 선택하여 동작하게 된다. 2개의 내부클럭은 VCDL의 중간출력 클럭과 최종 출력 클
|
|
메뉴펼치기
